Cited 0 time in
빈번한 참조 패턴의 공격적인 데이터를 사용하여 저전력 L1 캐시 시스템 설계
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 정보성 | - |
| dc.contributor.author | 이정훈 | - |
| dc.date.accessioned | 2022-12-26T08:00:52Z | - |
| dc.date.available | 2022-12-26T08:00:52Z | - |
| dc.date.issued | 2022-07 | - |
| dc.identifier.issn | 1598-849X | - |
| dc.identifier.issn | 2383-9945 | - |
| dc.identifier.uri | https://scholarworks.gnu.ac.kr/handle/sw.gnu/2115 | - |
| dc.description.abstract | 오늘날, 4차산업혁명의 도래와 함께 사물인터넷(Internet of Things (IoT)) 시스템이 빠르게 발전하고 있다. 이러한 이유로, 고성능 및 대용량의 다양한 애플리케이션이 등장하고 있다. 따라서, 이러한 애플리케이션을 가지는 컴퓨팅 시스템을 위한 저전력 및 고성능 메모리가 필요하다. 본 논문에서는 컴퓨팅 시스템에서 가장 많은 에너지 소비가 발생하는 L1 캐시 메모리에 대한 효과적인구조를 제안하였다. 제안된 캐시 시스템은 크게 L1 메인 캐시와 버퍼캐시로 구성되어 진다. 메인캐시는 2-뱅크 시스템으로, 각 뱅크는 2-웨이 연관사상으로 구성된다. L1캐시에서 접근 성공이 발생하면 제안된 알고리즘에 따라 데이터가 버퍼캐시에 복사가 된다. 시뮬레이션 결과에 따르면, 제안된 L1 캐시 시스템은 기존 4웨이 연관사상 캐시 메모리에 비해 에너지-지연에서 약65%의 성능향상을 보였다. | - |
| dc.format.extent | 8 | - |
| dc.language | 한국어 | - |
| dc.language.iso | KOR | - |
| dc.publisher | 한국컴퓨터정보학회 | - |
| dc.title | 빈번한 참조 패턴의 공격적인 데이터를 사용하여 저전력 L1 캐시 시스템 설계 | - |
| dc.title.alternative | Designing a low-power L1 cache system using aggressive data of frequent reference patterns | - |
| dc.type | Article | - |
| dc.publisher.location | 대한민국 | - |
| dc.identifier.doi | 10.9708/jksci.2022.27.07.009 | - |
| dc.identifier.bibliographicCitation | 한국컴퓨터정보학회논문지, v.27, no.7, pp 9 - 16 | - |
| dc.citation.title | 한국컴퓨터정보학회논문지 | - |
| dc.citation.volume | 27 | - |
| dc.citation.number | 7 | - |
| dc.citation.startPage | 9 | - |
| dc.citation.endPage | 16 | - |
| dc.identifier.kciid | ART002862979 | - |
| dc.description.isOpenAccess | N | - |
| dc.description.journalRegisteredClass | kci | - |
| dc.subject.keywordAuthor | 저전력 시스템 | - |
| dc.subject.keywordAuthor | L1 캐시 메모리 | - |
| dc.subject.keywordAuthor | 메모리 특성 | - |
| dc.subject.keywordAuthor | 버퍼 시스템 | - |
| dc.subject.keywordAuthor | 교체 정책 | - |
| dc.subject.keywordAuthor | low-power system | - |
| dc.subject.keywordAuthor | L1 cache memory | - |
| dc.subject.keywordAuthor | Memory Characteristics | - |
| dc.subject.keywordAuthor | buffer system | - |
| dc.subject.keywordAuthor | replacement policy | - |
Items in ScholarWorks are protected by copyright, with all rights reserved, unless otherwise indicated.
Gyeongsang National University Central Library, 501, Jinju-daero, Jinju-si, Gyeongsangnam-do, 52828, Republic of Korea+82-55-772-0532
COPYRIGHT 2022 GYEONGSANG NATIONAL UNIVERSITY LIBRARY. ALL RIGHTS RESERVED.
Certain data included herein are derived from the © Web of Science of Clarivate Analytics. All rights reserved.
You may not copy or re-distribute this material in whole or in part without the prior written consent of Clarivate Analytics.
