상세 보기
이중 NAND 플래시 구조의 버퍼시스템에서 효율적 버퍼 크기
The Efficient Buffer Size in A Dual Flash Memory Structure with Buffer System
- 정보성;
- 이정훈
초록
As we know the effects of cache memory research, instruction and data caches can be separated for higher performance with Harvard CPUs. In this paper, we shows the efficiency of buffer system in the instruction and data flash storage medium. And we analyzed characteristics of the data and instruction flash and evaluated the performance. Finally, we propose the best buffer structure with an optimal block size and buffer size for the instruction and data flash.
키워드
Flash memory; characteristics of instruction and data; dual structure; cache memory
- 제목
- 이중 NAND 플래시 구조의 버퍼시스템에서 효율적 버퍼 크기
- 제목 (타언어)
- The Efficient Buffer Size in A Dual Flash Memory Structure with Buffer System
- 저자
- 정보성; 이정훈
- 발행일
- 2011
- 저널명
- 대한임베디드공학회논문지
- 권
- 6
- 호
- 6
- 페이지
- 383 ~ 391
- 언어
- KOR
- 출판사
- 대한임베디드공학회
- 발행국가
- 대한민국
- 분량
- 9 페이지
- ISSN
- P 1975-5066