저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘

A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes

초록

본 논문에서는 저밀도 패리티 검사부호의 복호에서 발생하는 트랩핑 세트에 갇힌 오류를 정정할 수 있는 수정 합-곱 알고리즘을 제안한다. 원래 합-곱 알고리즘과는 달리 제안된 방법은 반복복호의 실패 원인이 트랩핑 세트인지를 판단하는 과정과 트랩핑 세트에 갇힌 오류를 정정하는 2단계 복호과정으로 구성된다. 수정 합-곱 알고리즘에서는 트랩핑 세트에 포함된 변수노드를 검색하기 위하여 실패 검사노드 집합과 경판정 비트들의 천이패턴을 이용한다. 그리고 검색된 변수노드의 정보를 반전시킨 다음 합-곱 알고리즘을 수행함으로써 트랩핑 세트에 갇힌 오류를 정정한다. 모의실험 결과 제안된 복호알고리즘은 신호 대 잡음비의 증가에 따라 지속적으로 향상되는 오류성능을 보인다. 따라서 수정 합-곱 알고리즘은 저밀도 패리티 검사부호에서 발생하는 오류마루 현상을 현저히 감소시키거나 거의 제거할 수 있는 것으로 사료된다.

키워드

저밀도 패리티 검사부호수정 합-곱 알고리즘오류마루트랩핑 세트반복복호; LDPC Code; Modified Sum-Product Algorithm; Error Floor; Trapping Set
제목
저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘
제목 (타언어)
A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes
저자
유석근; 강석근; 주언경
발행일
2010
저널명
한국통신학회논문지
권
35
호
5
페이지
423 ~ 431