상세 보기
4비트 SONOS 전하트랩 플래시메모리를 구현하기 위한 기판 바이어스를 이용한 2단계 펄스 프로그래밍에 관한 연구
A Study on a Substrate-bias Assisted 2-step Pulse Programming for Realizing 4-bit SONOS Charge Trapping Flash Memory
- 김병철;
- 김주연;
- 강창수;
- 이현용
초록
본 논문에서는 SONOS 메모리의 1셀 4비트 동작을 구현하기 위하여 기판 바이어스를 이용한 2단계 펄스 프로그래밍 방법을 제안하였다. 게이트 바이어스를 이용한 2단계 펄스 프로그래밍 방법과 CHEI 방법보다 이 프로그래밍 방법에 의한 프로그램 시간과 전압이 상당히 감소되었다. 다중-레벨 특성을 위한 4개의 문턱전압 상태의 차이가 10년 동안 최소한 0.5 V 이상 유지되는 것을 확인하였다.
키워드
4-bit SONOS memory; 2-step pulse programming; Substrate-bias assisted hot electron; Multi-bit; Multi-level
- 제목
- 4비트 SONOS 전하트랩 플래시메모리를 구현하기 위한 기판 바이어스를 이용한 2단계 펄스 프로그래밍에 관한 연구
- 제목 (타언어)
- A Study on a Substrate-bias Assisted 2-step Pulse Programming for Realizing 4-bit SONOS Charge Trapping Flash Memory
- 저자
- 김병철; 김주연; 강창수; 이현용
- 발행일
- 2012
- 저널명
- 전기전자재료학회논문지
- 권
- 25
- 호
- 6
- 페이지
- 409 ~ 413